CPCI嵌(qian)入(ru)式系(xi)統電(dian)源(yuan)
西南林(lin)學(xue)院(yuan) 張晴暉 李(li)俊荻 文菠 徐(xu)安排(pai)
1 引(yin)言
嵌(qian)入(ru)式系(xi)統應用於和通信(xin)領域(yu)。而(er)這些(xie)系(xi)統運行(xing)速(su)度，系(xi)統較復雜，常(chang)常集成大規(gui)模FPGA器(qi)件(jian)、DSP器(qi)件、DDR存(cun)儲器(qi)以(yi)及接(jie)口(kou)電(dian)路(lu)。這對電(dian)源(yuan)的輸(shu)出電(dian)壓(ya)值、功耗、電(dian)壓(ya)、上(shang)電(dian)順序(xu)以(yi)及電(dian)源(yuan)完(wan)整提出的要求(qiu)。這裏介紹(shao)種基於CPCI的嵌入(ru)式單(dan)板計(ji)算機電(dian)源(yuan)的設計(ji)方案(an)。該設(she)計主(zhu)要(yao)應(ying)用於(yu)設備(bei)和車(che)載設(she)備(bei)。
2 系統(tong)電(dian)源(yuan)需求(qiu)分析與(yu)器件(jian)造(zao)型
圖1為(wei)系(xi)統(tong)整體結(jie)構(gou)框圖。該系統由(you)CPU和與(yu)其(qi)相連的DDR儲存(cun)器、PCI接(jie)口、時(shi)鐘、電(dian)源(yuan)、EBC總線以(yi)及外部接(jie)口電(dian)路(lu)組(zu)成。CPU采用(yong)AMCC公(gong)司(si)的PowerPC 440EPx。
2．1 系統(tong)電(dian)源(yuan)需求(qiu)
該系(xi)統電(dian)源(yuan)較復(fu)雜(za)，有(you)多(duo)達(da)8種(zhong)不同(tong)的電(dian)源(yuan)電(dian)壓(ya)值，其(qi)中5 V和3．3 V由CPCI機箱(xiang)提供(gong)。5 V供(gong)給(gei)DC／DC器件降壓(ya)以(yi)產生其(qi)他(ta)電(dian)源(yuan)電(dian)壓(ya)，同(tong)時(shi)給(gei)1553總線的變壓(ya)器(qi)供(gong)電(dian)。3．3 V是系統(tong)主(zhu)電(dian)源(yuan)，包括(kuo)USB PHY、時(shi)鐘器(qi)件、FPGA和CPU以(yi)及PCI橋(qiao)器(qi)件（PLX6466）的I／O部分等。其(qi)他(ta)電(dian)源(yuan)電(dian)壓(ya)都(dou)是由5V或(huo)3．3 V經(jing)電(dian)源(yuan)器件(jian)降壓(ya)得(de)到(dao)。
表(biao)1、2分別為(wei)CPU和PCI橋器件的功耗需求(qiu)，CPU器件(jian)對上(shang)電(dian)順序(xu)沒(mei)有(you)要(yao)求(qiu)。其(qi)中VDD 1．5 V是PPC440EPx的內核(he)電(dian)壓(ya)，SOVDD是CPU的DDR2接口(kou)電(dian)源(yuan)；1．8 V為(wei)PCI橋(qiao)的內核(he)電(dian)壓(ya)，VDDIO是PCI橋的接口(kou)電(dian)源(yuan)。
該系(xi)統(tong)采用(yong)DDR2作為(wei)內(nei)存(cun)，使用(yong)4片Micron公(gong)司(si)的MT47H64M16，容量(liang)為(wei)512 MB。每(mei)片DDR2器件(jian)的內核(he)、接口和DLL的電(dian)源(yuan)電(dian)壓(ya)都(dou)是1．8 V，zui大電(dian)流(liu)為(wei)440 mA。另(ling)外需特(te)別註(zhu)意DDR2的VREF以(yi)及地(di)址(zhi)和信(xin)號的端(duan)口接(jie)電(dian)壓(ya)VTT，其(qi)電(dian)壓(ya)值都是0．9 V。其(qi)中，VREF對容差的要求(qiu)嚴格(ge)（小(xiao)於2％），不(bu)過其(qi)對電(dian)流(liu)的要求(qiu)較小(xiao)。而對VTT不(bu)有(you)嚴(yan)格(ge)的容差要(yao)求(qiu)，而且(qie)還要求(qiu)其(qi)能在(zai)瞬(shun)間(jian)輸(shu)出或(huo)吸收很大的電(dian)流(liu)。同(tong)時(shi)，VREF岍要(yao)隨著(zhe)VDD的變化而(er)變(bian)化，VTT也要(yao)跟蹤VREF的變化。通常(chang)的LDO難以(yi)完(wan)成這樣(yang)的工作(zuo)，必(bi)須(xu)采用(yong)的DDR端(duan)接電(dian)源(yuan)器件(jian)。
該(gai)系(xi)統使用(yong)Spartan3型FPGA器件XC3S200實(shi)現(xian)1553收發(fa)器以(yi)及些(xie)接(jie)口電(dian)路(lu)的設計(ji)。該器件(jian)使(shi)用(yong)3個電(dian)壓(ya)內(nei)核電(dian)壓(ya)VCCINT（1．2 V），輔(fu)助電(dian)壓(ya)VCCAUX（2．5 V）以(yi)及接(jie)口(kou)電(dian)壓(ya)VCCO（3．3 V）。FPGA內(nei)部有(you)上(shang)電(dian)復位(wei)電(dian)路(lu)，只(zhi)有(you)當(dang)這3個電(dian)源(yuan)信(xin)號都(dou)達(da)到(dao)各(ge)自門限電(dian)壓(ya)，才(cai)釋(shi)放(fang)該復(fu)位(wei)信(xin)號。因(yin)此(ci)，對這3個電(dian)源(yuan)信(xin)號的上電(dian)順序(xu)沒(mei)有(you)要(yao)求(qiu)。不過(guo)，如果 VCCINT先(xian)於VCCAUX上(shang)電(dian)，則會(hui)在(zai)上(shang)電(dian)時(shi)額(e)外增加(jia)幾(ji)百(bai)毫安的瞬時(shi)電(dian)流(liu)。估(gu)計(ji)FPGA器(qi)件(jian)功耗可采用(yong)基於(yu)電(dian)子(zi)數據表(biao)的工具(ju)XPower Estimator（XPE）或(huo)在(zai)ISE下(xia)直接調(tiao)用XPower。系(xi)統(tong)利用XPower軟件估(gu)計(ji)出(chu)該(gai)設計功耗需求(qiu)：VCCINT為(wei)50 mA，VCCAUX為(wei)10 mA。系(xi)統(tong)使用兩(liang)片88E1111作為(wei)千兆(zhao)以(yi)太(tai)網(wang)的PHY器件(jian)，該器件(jian)以(yi)2．5 V為(wei)砌電(dian)壓(ya)（410 mA），1．0 V為(wei)內(nei)核(he)電(dian)壓(ya)（250 mA）。除上述(shu)集成電(dian)路(lu)外，系統(tong)還有(you)諸(zhu)如(ru)串(chuan)行接(jie)口(kou)、USB接口、時(shi)鐘等(deng)電(dian)路(lu)，但功耗都較(jiao)低。從分析可知(zhi)：1．5 V和1．8 V需要使用大功(gong)率的電(dian)源(yuan)器件(jian)，DDR2的電(dian)源(yuan)需要(yao)的電(dian)源(yuan)器件(jian)，其(qi)他(ta)電(dian)壓(ya)的功率(lv)要求(qiu)較小(xiao)。
2．2 電(dian)源(yuan)器件(jian)選(xuan)型
電(dian)源(yuan)器件(jian)主(zhu)要(yao)分為(wei)線穩壓(ya)器(qi)和DC／DC轉換器(qi)兩(liang)大類(lei)型。LDO屬(shu)於(yu)線穩壓(ya)器(qi)主(zhu)要(yao)應(ying)用於(yu)輸(shu)人和輸(shu)出壓(ya)差(cha)較小(xiao)的場合(he)，其(qi)特點(dian)是：成本(ben)低、噪(zao)音低、靜態(tai)電(dian)流(liu)小(xiao)、需外接元(yuan)件(jian)少(shao)，但其(qi)轉換效率不(bu)是很，且(qie)輸(shu)出電(dian)流(liu)般(ban)不(bu)是很大。DC／DC轉(zhuan)換器(qi)的轉換效率、輸(shu)出大電(dian)流(liu)、靜態(tai)電(dian)流(liu)小(xiao)。但由於采用(yong)PWM，其(qi)開關(guan)噪(zao)音較大，成(cheng)本(ben)也相(xiang)對較(jiao)。且(qie)外接電(dian)路(lu)較(jiao)復雜，般都需(xu)外接開關(guan)管(guan)、電(dian)感(gan)及電(dian)容。許(xu)多 DC／DC將開關(guan)管(guan)集成到(dao)器(qi)件(jian)內(nei)部(bu)．因(yin)此(ci)只(zhi)需外接電(dian)感(gan)和濾波電(dian)容。
根據電(dian)源(yuan)器件(jian)的特點(dian)，以(yi)及對系(xi)統(tong)電(dian)源(yuan)需求(qiu)的分析，這兩(liang)種(zhong)類(lei)型的電(dian)源(yuan)器件(jian)在(zai)該(gai)系(xi)統(tong)都得到(dao)使(shi)用(yong)。但為(wei)簡(jian)化設(she)計(ji)、便(bian)於批量(liang)生產和物(wu)料(liao)管(guan)理，該系(xi)統(tong)只(zhi)使用(yong)3個不(bu)同(tong)型號的電(dian)源(yuan)器件(jian)，分別是：LT3501、LDO器件(jian)TPS51100和TPS74801。其(qi)中，功(gong)耗需求(qiu)較大的1．5 V和1．8 V電(dian)源(yuan)電(dian)路(lu)采用(yong)LT3501實現(xian)；DDR2的端(duan)接電(dian)源(yuan)和參考電(dian)源(yuan)由器(qi)件(jian)TPS51100提供(gong)；系(xi)統(tong)的其(qi)他(ta)電(dian)源(yuan)由TPS74801提供(gong)。
3 系(xi)統(tong)硬(ying)件(jian)電(dian)路(lu)設(she)計
由於LDO電(dian)路(lu)簡(jian)單(dan)及篇(pian)幅原因(yin)，這裏重(zhong)點(dian)討論LT3501的電(dian)路(lu)設(she)計，圖2為(wei)LT3501的電(dian)路(lu)原理圖。
3．1 參數配(pei)置(zhi)
3．1．1 輸(shu)出電(dian)壓(ya)
輸(shu)出電(dian)壓(ya)值的選擇(ze)較簡單(dan)，由連接在(zai)VOUT和VFR間的2只(zhi)電(dian)阻分壓(ya)得(de)到(dao)。其(qi)公(gong)式(shi)為(wei)：
圖2中，分壓(ya)電(dian)阻為(wei)2只(zhi)為(wei)1％的電(dian)阻R680和R682（分別對應(ying)R1，R2），代入(ru)式（1），計(ji)算其(qi)輸(shu)出電(dian)壓(ya)VOUT=1．495 V。
